金属−絶縁体転移素子を備えた大電流制御回路及びその大電流制御回路を備えるシステム

专利摘要:
発熱問題を解決しつつ、小サイズで大電流を制御してスイッチングできる金属−絶縁体転移（ＭＩＴ）素子を備えた大電流制御回路、その大電流制御回路を備えるシステムを提供する。該大電流制御回路は、電流駆動素子に連結され、所定の転移電圧で不連続のＭＩＴを受けるＭＩＴ素子と、電流駆動素子とＭＩＴ素子との間に連結されて、ＭＩＴ素子のオン／オフスイッチングを制御するスイッチング制御トランジスタと、を備え、電流駆動素子に入力または出力される大電流をスイッチングする。一方、該ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによって、ＭＩＴ−ＴＲ複合素子を構成できる。
公开号:JP2011514071A
申请号:JP2010548617
申请日:2009-02-27
公开日:2011-04-28
发明作者:ヒュン−タク キム、；ボン−ジュン キム、；ソン−ジン ユン、
申请人:韓國電子通信研究院Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ；
IPC主号:H03K17-06

专利说明:

[0001] 本発明は、金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子に係り、特にトランジスタに大電流を流す時に大きい発熱が発生することに対して、ＭＩＴ素子を利用して小さい発熱で大電流を制御できる回路に関する。]
背景技術

[0002] 従来には、大電流、例えば、電流密度Ｊ≒１０６Ａ／ｃｍ２の電流を制御及びスイッチングするために、電力用の半導体トランジスタを使用した。しかし、半導体は、素材の特性上、電流密度が一般的に約Ｊ≒１０２〜１０４Ａ／ｃｍ２であるので、半導体トランジスタでは大電流をスイッチングしがたい。それによって、半導体を利用した電力用の半導体は、面積を最大にして使用しており、１００℃以上で動作して大きい発熱が伴うという問題点がある。]
[0003] 図１は、従来の半導体トランジスタを利用して大電流を制御する回路図である。] 図１
[0004] 図１を参照すれば、半導体トランジスタ１０は、電流駆動素子２０の大電流を制御するために、電流駆動素子２０に直列に連結され、かかる半導体トランジスタ１０のベース端子に電流制御のためのパルスを印加して、電流駆動素子２０の大電流を制御する。ここで、電流駆動素子２０に入力される電流を調節するために抵抗素子Ｒ１ ３０が、また、半導体トランジスタ１０のベース端子に印加されるパルス電圧を調節するために抵抗素子Ｒ２ ４０が連結される。] 図１
[0005] このように、半導体トランジスタを利用した大電流制御回路の場合、前述したように、半導体トランジスタで大きい発熱が発生するという問題があり、その問題を解決するために、一般的に放熱のための放熱板が形成される。]
[0006] したがって、電力用の半導体トランジスタは、かかる本質的な問題によってパッケージコストが高く、また、放熱板などにより、そのサイズも非常に大きいという問題がある。結果的に、かかる電力用の半導体トランジスタを利用する電気電子システムは、比較的大きいサイズを有し、コストも高く取扱われている。もし、半導体を利用せずに大電流を制御及びスイッチングする素子または方法が開発されるならば、材料の特性により許容電流レベルが制限されないので、非常に有用に利用されるであろう。]
発明が解決しようとする課題

[0007] 本発明が解決しようとする課題は、従来の技術で説明した半導体トランジスタを利用した大電流制御及びスイッチの代わりに、発熱問題を解決し、かつ小サイズで大電流を制御してスイッチングできるＭＩＴ素子を備えた大電流制御回路、その大電流制御回路を備えるシステムを提供するところにある。]
課題を解決するための手段

[0008] 前記課題を解決するために、本発明は、電流駆動素子に連結され、所定の転移電圧で不連続の金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）を受けるＭＩＴ素子と、前記電流駆動素子と前記ＭＩＴ素子との間に連結されて、前記ＭＩＴ素子のオン／オフスイッチングを制御するスイッチング制御トランジスタと、を備え、前記電流駆動素子に入力または出力される大電流をスイッチングするＭＩＴ素子を備えた大電流制御回路を提供する。]
[0009] 本発明において、前記ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによってＭＩＴ−ＴＲ複合素子を構成し、前記発熱防止トランジスタは、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタでありうる。]
[0010] 前記発熱防止トランジスタがバイポーラトランジスタである場合、前記ＭＩＴ素子の第１電極は、前記バイポーラトランジスタのコレクタ電極に、前記ＭＩＴ素子の第２電極は、前記バイポーラトランジスタのベース電極に、また、前記バイポーラトランジスタのエミッタ電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記バイポーラトランジスタのコレクタ電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記バイポーラトランジスタのベース電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結される。]
[0011] 前記発熱防止トランジスタがＭＯＳトランジスタである場合、前記ＭＩＴ素子の第１電極は、前記ＭＯＳトランジスタのドレイン電極に、前記ＭＩＴ素子の第２電極は、前記ＭＯＳトランジスタのゲート電極に、また、前記ＭＯＳトランジスタのソース電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記ＭＯＳトランジスタのドレイン電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記ＭＯＳトランジスタのゲート電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結される。]
[0012] 本発明において、前記スイッチング制御トランジスタは、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタでありうる。例えば、前記スイッチング制御トランジスタは、ＮＰＮ型バイポーラトランジスタである場合、前記ＮＰＮ型バイポーラトランジスタは、コレクタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のコレクタ構造で連結されるか、またはエミッタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のエミッタ構造で連結される。]
[0013] 本発明において、前記ベース電極とパルス印加電源との間には、所定の抵抗値を有する抵抗素子が連結される。]
[0014] 本発明において、前記ＭＩＴ素子は、温度、圧力、電圧及び電磁波を含む物理的特性変化により、前記ＭＩＴを発生させるＭＩＴ薄膜を備える。例えば、前記ＭＩＴ薄膜は、二酸化バナジウム（ＶＯ２）で形成される。一方、本発明の大電流制御回路は、前記ＭＩＴ−ＴＲ複合素子及び前記スイッチング制御トランジスタが一つのチップとして集積されることによって、小サイズでパッケージ化される。]
[0015] 本発明は、また、前記課題を解決するために、ＭＩＴ素子、前記ＭＩＴ素子に連結された発熱防止トランジスタ、及び前記ＭＩＴ素子と前記発熱防止トランジスタとの間に連結されたスイッチング制御トランジスタを備えた大電流制御回路を一つの単位回路として、前記単位回路が複数集合的にあるいはアレイ構造で配列されて形成された大電流制御回路システムを提供する。]
[0016] さらに、本発明は、前記課題を解決するために、前記大電流制御回路を備える電気電子システムを提供する。]
[0017] 本発明において、前記ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによってＭＩＴ−ＴＲ複合素子を構成し、前記電気電子システムは、電流駆動システムと、前記電流駆動システムに電源を供給する２次電池と、前記電流駆動システムと前記２次電池との間に直列に連結され、転移電圧でＭＩＴが発生する第１ＭＩＴ素子と、前記２次電池に並列に連結されるＭＩＴ−ＴＲ複合素子と、を備える。]
[0018] 本発明において、前記２次電池は、リチウムイオン電池であり、前記第２ＭＩＴ素子は、臨界温度以上でＭＩＴを発生させ、前記ＭＩＴ−ＴＲ複合素子は、前記リチウムイオン電池が前記臨界温度以上に上昇する時、電荷を放電して、前記リチウムイオン電池の爆発を防止できる。]
[0019] 一方、前記電気電子システムは、電流駆動システムと、前記電流駆動システムに電源を供給する２次電池と、前記電流駆動システムと前記２次電池との間に直列に連結されて、前記電気電子システムへの過電流を遮断するＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子と、前記２次電池に並列に連結され、ＭＩＴ素子及び発熱防止トランジスタを備えたＭＩＴ−ＴＲ複合素子と、を備える。]
[0020] 本発明において、前記ＭＩＴ素子は、臨界温度以上でＭＩＴを発生させ、前記ＰＴＣ素子は、前記臨界温度で電流を遮断し、前記２次電池が前記臨界温度以上に上昇する時、前記ＰＴＣ素子が前記電流駆動システムへの電流供給を遮断し、前記ＭＩＴ−ＴＲ複合素子が前記２次電池の電荷を放電することによって、前記２次電池の爆発を防止できる。]
[0021] 本発明において、前記電気電子システムは、携帯電話、ノート型コンピュータ、スイッチングパワーサプライ及びモーター制御コントローラなどを含む電流制御が要求されるあらゆるシステムでありうる。]
発明の効果

[0022] 本発明のＭＩＴ素子を備えた大電流制御回路、その大電流制御回路を備えるシステムは、発熱を効果的に防止しつつ大電流を制御できる。また、放熱板が不要であるので、小サイズで大電流制御回路を具現できる。]
[0023] これによって、本発明のＭＩＴ素子を備えた大電流制御回路は、電力用の半導体トランジスタを利用した大電流制御回路を代替して、大電流制御を効率的に行える。したがって、現在、大電流制御が要求される色々な電気電子システム、例えば、携帯電話、ノート型コンピュータ、スイッチングパワーサプライなどに有用に活用される。]
図面の簡単な説明

[0024] 従来の半導体トランジスタを利用して大電流を制御する回路図である。
水平型ＭＩＴ素子を概略的に示す断面図である。
水平型ＭＩＴ素子を概略的に示す平面図である。
二酸化バナジウム（ＶＯ２）で製造された素子に電圧を印加して、不連続のＭＩＴを測定したグラフである。
ＶＯ２で製造されたＭＩＴ素子の温度による抵抗変化を示すグラフである。
ＭＩＴ素子とトランジスタとから構成されたＭＩＴ−ＴＲ複合素子の回路図である。
ＭＩＴ素子とトランジスタとから構成されたＭＩＴ−ＴＲ複合素子の回路図である。
本発明の一実施形態によるＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタを備える大電流制御回路についての回路図である。
本発明の他の実施形態によるＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタを備える大電流制御回路についての回路図である。
図５の回路図において、ＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタをワンチップ形態に集積した大電流制御用の集積素子の断面図である。
図５の回路図において、スイッチング制御トランジスタのベース電極に１ＫＨｚ周波数のパルスを入力して測定した実験データについてのグラフである。
図５の回路図において、スイッチング制御トランジスタのベース電極に３００ＫＨｚ周波数のパルスを入力して測定した実験データについてのグラフである。
本発明のさらに他の実施形態によるＭＩＴ−ＴＲ複合素子を利用して、リチウムイオン電池の爆発を防止するための回路図である。
図９において、導線として使われた電流遮断用のＭＩＴ素子Ｍ２をＰＴＣ素子に代替した回路図である。] 図５ 図９
実施例

[0025] 以下では、添付された図面を参照して、本発明の望ましい実施形態を詳細に説明する。以下の説明で、ある構成要素が他の構成要素の上部に存在すると記述される時、これは、他の構成要素の真上に存在してもよく、その間に第３の構成要素が介在されてもよい。また、図面で、各構成要素の厚さや大きさは、説明の便宜及び明確性のために誇張され、説明と関係ない部分は省略した。図面上で、同一符号は同じ要素を指す。一方、使われる用語は、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。また、本発明を説明するにあたって、関連した公知機能または構成についての具体的な説明が本発明の要旨を不明瞭にすると判断される場合には、それについての詳細な説明は省略する。]
[0026] 図２Ａ及び図２Ｂは、水平型ＭＩＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ）素子を概略的に示す断面図及び平面図である。] 図２Ａ 図２Ｂ
[0027] 図２Ａを参照すれば、水平型構造を有するＭＩＴ素子１００は、基板１１０、基板１１０上に形成されたＭＩＴ薄膜１２０、及び基板１１０の上部にＭＩＴ薄膜１２０の側面及び上面に互いに対向しつつ形成された第１電極薄膜１３０ａ及び第２電極薄膜１３０ｂを備える。すなわち、第１電極薄膜１３０ａ及び第２電極薄膜１３０ｂは、ＭＩＴ薄膜１２０を挟んで互いに分離されている。] 図２Ａ
[0028] 一方、基板１１０の上部に、ＭＩＴ薄膜１２０と基板１１０との間に格子不整合を緩和させるためにバッファ層がさらに形成される。本発明に適用されるＭＩＴ素子、すなわち、ＭＩＴ薄膜１２０は、温度、圧力、電圧及び電磁波を含む物理的特性変化により、金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）を発生させる特性を有する。例えば、ＭＩＴ薄膜に印加される所定の転移電圧以上や、一定の電圧が印加された状態で所定の臨界温度以上で電気的特性が急激に変わる。すなわち、ＭＩＴ薄膜は、転移電圧または臨界温度未満で絶縁体の状態を表していて、転移電圧または臨界温度以上で金属状態に転移しつつ急激な不連続のＭＩＴが発生する。]
[0029] ＭＩＴ薄膜１２０、電極薄膜１３０及び基板１１０の材質や形成方法などについての内容は、ＭＩＴ素子に関連した国内公開特許に既に開示されているので、ここでは省略する。一方、ＭＩＴ薄膜は、薄膜の形態、例えば、セラミック薄膜や単結晶薄膜で非常に小サイズで製作されるので、全体のＭＩＴ素子は、マイクロメータ（μｍ）単位の非常に小サイズで製作され、経済的な側面でも非常に低い価格で製作されるという長所を有する。]
[0030] 本実施形態では、ＭＩＴ素子の水平型素子を例示したが、基板上に第１電極薄膜、ＭＩＴ薄膜及び第２電極薄膜を順次に形成することによって、ＭＩＴ素子を垂直型構造で形成できることはいうまでもない。]
[0031] 図２Ｂは、図２Ａで説明した水平型ＭＩＴ素子の平面図であって、ＭＩＴ素子１００の各構成要素である基板１１０、ＭＩＴ薄膜１２０及び第１及び第２電極薄膜１３０ａ，１３０ｂが示されている。前述したように、ＭＩＴ素子１００は、転移電圧以上や臨界温度以上で不連続のＭＩＴを発生させるが、かかる転移電圧や臨界温度は、ＭＩＴ素子を構成する各構成要素の材質によって変化することもあるが、素子自体の構造によって変わることもある。例えば、二つの電極薄膜１３０ａ，１３０ｂ間の距離Ｄの変化や、ＭＩＴ薄膜１２０の幅Ｗの変化を付与することによって、ＭＩＴ素子の転移電圧や臨界温度を変化させる。] 図２Ａ 図２Ｂ
[0032] 図３Ａは、二酸化バナジウム（ＶＯ２）で製造された素子に電圧を印加して、不連続のＭＩＴを測定したグラフであって、Ｘ軸がＭＩＴ素子に印加される電圧を表し、Ｙ軸がＭＩＴ素子に流れる電流密度（左側）及び電流（右側）を表す。] 図３Ａ
[0033] 図３Ａを参照すれば、ＭＩＴ素子が１０Ｖ未満までは絶縁体の特性を表していて、約１０Ｖで急激な不連続のジャンプを行いつつ、金属としての特性を表すことが分かる。したがって、測定されたＭＩＴ素子の転移電圧は、約１０Ｖと見られる。ここで、一点鎖線は、ＭＩＴ素子がＭＩＴ以後に金属状態としてオームの法則によるが、かかるオームの法則による電流−電圧曲線をＭＩＴ発生以前に延ばして描いた線である。] 図３Ａ
[0034] 図３Ｂは、ＶＯ２で製造されたＭＩＴ素子の温度による抵抗変化を示すグラフであって、Ｘ軸は温度であって、単位は絶対温度（Ｋ）であり、Ｙ軸は抵抗であって、単位はオーム（Ω）である。一方、ＭＩＴ素子には、一定した所定の電圧が印加されている。] 図３Ｂ
[0035] 図３Ｂを参照すれば、ＭＩＴ素子は、３４０Ｋ未満では１０５Ω以上の抵抗値を有して絶縁体として特性を表していて、３４０Ｋ以上で急激な不連続の転移を行って約数十Ωの抵抗値を有する金属としての特性を表す。したがって、本グラフを参照して見る時、実験に使われたＭＩＴ素子は、３４０Ｋで不連続のＭＩＴが発生するので、臨界温度が約３４０Ｋと見られる。] 図３Ｂ
[0036] 図示していないが、一般的に、ＭＩＴ素子は、電圧や温度以外にも圧力、電場、電磁波など色々な物理的特性によってＭＩＴが発生しうる。しかし、本発明の要旨を不明瞭にするので、他の物理的特性によるＭＩＴの発生についての詳細な説明は省略する。]
[0037] 図４Ａ及び図４Ｂは、ＭＩＴ素子とトランジスタＴＲとから構成されたＭＩＴ−ＴＲ複合素子の回路図である。] 図４Ａ 図４Ｂ
[0038] 図４Ａを参照すれば、ＭＩＴ−ＴＲ複合素子１０００は、転移電圧でＭＩＴを発生させるＭＩＴ素子１００、及びＭＩＴ素子に連結された発熱防止トランジスタ２００を備える。ここで、ＭＩＴ素子１００は、発熱防止トランジスタ２００のコレクタ電極とベース電極との間に連結される。一方、発熱防止トランジスタ２００のエミッタ電極は、グラウンドに連結される。] 図４Ａ
[0039] かかる構成を有するＭＩＴ−ＴＲ複合素子１０００は、電流駆動素子（図示せず）に連結されて、ＭＩＴ素子が電流駆動素子の電流を制御する。また、発熱防止トランジスタ２００がＭＩＴ素子１００の自体発熱を防止する。一方、ＭＩＴ−ＴＲ複合素子が電流制御のために使われる場合に、発熱防止トランジスタ２００のベース電極とＭＩＴ素子１００とが連結された部分にＭＩＴ抵抗素子が連結されて使われる。]
[0040] ＭＩＴ−ＴＲ複合素子１０００の機能をさらに詳細に説明すれば、ＭＩＴ素子１００に転移電圧以上が印加されれば、ＭＩＴ素子１００でＭＩＴが発生して、大電流がＭＩＴ素子１００を通じて流れる。一方、かかる大電流が流れる間に、ＭＩＴ素子１００に転移電圧以下が印加される場合にも、ＭＩＴ素子１００は、絶縁体の状態に戻らず、大電流が流れ続けてＭＩＴ素子１００のスイッチングが誤作動される場合が発生するが、これは、ＭＩＴ素子の自体発熱現象のためである。すなわち、ＭＩＴ素子１００は、大電流が流れれば、自体熱が発生してヒステリシス現象が発生する。このヒステリシス現象があれば、ＭＩＴ素子１００のスイッチングとならないので、ヒステリシス現象を除去することが必要である。]
[0041] かかるＭＩＴ素子１００の自体発熱現象、すなわち、ヒステリシス現象を防止するために、ＭＩＴ素子１００に発熱防止トランジスタ２００が連結される。すなわち、発熱防止トランジスタ２００の場合、ＭＩＴ素子１００でＭＩＴが発生する前には、エミッタ電極とベース電極との間に電圧差が小さくてターンオフ状態にある。すなわち、ＭＩＴ素子１００にほとんどの電圧がかかり、ＭＩＴ抵抗素子には微々たる電圧が掛かって、エミッタ電極とベース電極との電圧差は、しきい電圧値を超えない。しかし、ＭＩＴ素子１００でＭＩＴが発生した場合、ＭＩＴ素子１００は、金属状態となって大電流が流れ、ＭＩＴ素子１００に低い電圧がかかり、逆にＭＩＴ抵抗素子には高い電圧がかかる。すなわち、ベース電極に高い電圧が印加される。したがって、発熱防止トランジスタ２００がターンオンされ、発熱防止トランジスタ２００に電流が流れる。これによって、ＭＩＴ素子１００に流れる電流は減少する。また、かかる電流減少と共に、ＭＩＴ素子１００は絶縁体の状態に復帰し、それによって、発熱防止トランジスタ２００もターンオフ状態に復帰する。]
[0042] 結局、ＭＩＴ−ＴＲ複合素子１０００は、転移電圧でＭＩＴを発生させるＭＩＴ素子１００、及びＭＩＴ素子１００の自体発熱を防止する発熱防止トランジスタ２００を備えることによって、ＭＩＴ素子１００の自体発熱を防止しつつ、ＭＩＴ素子１００のスイッチング作用を通じて電流駆動素子を効率的に制御できる。]
[0043] 以上、ＭＩＴ素子１００の転移電圧の概念で説明したが、ＭＩＴ−ＴＲ複合素子１０００は、臨界温度の概念側面でも同じ機能を行え、かかる場合には、電流駆動素子の保護回路として使われる。かかる概念は、図９Ａ及び図９Ｂでさらに詳細に説明する。] 図９Ａ 図９Ｂ
[0044] ここで、発熱防止トランジスタ２００としてＮＰＮ型バイポーラトランジスタを例として挙げたが、ＰＮＰ型バイポーラトランジスタがＭＩＴ−ＴＲ複合素子１０００として利用されることはいうまでもない。]
[0045] 図４Ｂを参照すれば、本図面のＭＩＴ−ＴＲ複合素子１０００ａは、図４ＡのＭＩＴ−ＴＲ複合素子１０００と類似しているが、発熱防止トランジスタ３００としてバイポーラトランジスタの代わりに、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使われるという点で差がある。一方、ＭＯＳトランジスタとしてＰ−ＭＯＳ、Ｎ−ＭＯＳ、またはＣ−ＭＯＳトランジスタがいずれも利用されることはいうまでもない。] 図４Ａ 図４Ｂ
[0046] 回路の連結関係は、図４Ａのバイポーラトランジスタのベース電極をゲート電極に、コレクタ電極をドレイン電極に、また、エミッタ電極をソース電極に代替すれば、各素子との連結関係も図４Ａと同様である。すなわち、ＭＯＳトランジスタのドレイン電極とゲート電極との間にＭＩＴ素子１００が連結され、ＭＯＳトランジスタのソース電極にグラウンドが連結される。一方、かかるＭＩＴ−ＴＲ複合素子１０００ａが電流駆動素子と連結される時、ドレイン電極とＭＩＴ素子１００の一つの電極とは電流駆動素子に連結され、ゲート電極とＭＩＴ素子１００の他の電極とはＭＩＴ抵抗素子に連結される。] 図４Ａ
[0047] かかる連結関係をもって、ＭＩＴ−ＴＲ複合素子１０００ａの機能も、図４ＡのＭＩＴ−ＴＲ複合素子１０００と同様である。] 図４Ａ
[0048] 図５は、本発明の一実施形態によるＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタを備える大電流制御回路についての回路図である。] 図５
[0049] 図５を参照すれば、本実施形態による大電流制御回路は、前述したＭＩＴ−ＴＲ複合素子１０００、及びＭＩＴ−ＴＲ複合素子のオン／オフスイッチングを制御するスイッチング制御トランジスタ４００を備える。大電流制御回路のＭＩＴ−ＴＲ複合素子には、図４ＢのＭＩＴ−ＴＲ複合素子１０００ｂが利用されることはいうまでもない。] 図４Ｂ 図５
[0050] ＭＩＴ−ＴＲ複合素子１０００の一つの端子は、電流駆動素子５００及びスイッチング制御トランジスタ４００に連結され、ＭＩＴ−ＴＲ複合素子１０００の他の端子は、ＭＩＴ抵抗素子Ｒ２ ３００を通じてグラウンドに連結される。ここで、電流駆動素子５００は、リレー、発光ダイオード、ブザーなどとなりうる。一方、電源電圧Ｖｃｃを印加する電源と電流駆動素子５００との間には、電流調節のための抵抗素子Ｒ１ ５１０が直列に連結される。]
[0051] 本実施形態のスイッチング制御トランジスタ４００は、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタが利用される。]
[0052] 本実施形態では、スイッチング制御トランジスタ４００としてＮＰＮ型バイポーラトランジスタが利用されるが、ＮＰＮ型バイポーラトランジスタ４００は、ＭＩＴ−ＴＲ複合素子１０００及び電流駆動素子５００にコレクタ電極が連結される共通のコレクタ構造で連結される。すなわち、かかる共通のコレクタ構造のＮＰＮ型バイポーラトランジスタ４００は、エミッタ電極にグラウンドが連結され、ベース電極にスイッチング制御のためのパルス印加電源が連結される。一方、ベース電極とパルス印加電源との間には、トランジスタ抵抗素子Ｒ３ ４４０が連結される。]
[0053] 前記のような回路の連結関係をもって、本実施形態の大電流制御回路は、次のように動作する。]
[0054] 本実施形態の大電流制御回路は、ＭＩＴ−ＴＲ複合素子１０００内のＭＩＴ素子１００に印加される電圧が転移電圧、すなわち、ＭＩＴが発生する電圧より高くなれば、ＭＩＴ素子１００でＭＩＴが発生して大電流ＩＣＣ（＞ＩＭＩＴ）が流れるが、スイッチング制御トランジスタ４００のコレクタ電流ＩＣを流すか、または遮断することによって、電流駆動素子５００の大電流を制御する。ここで、ＩＭＩＴは、ＭＩＴ素子でＭＩＴが発生するのに必要な臨界電流である。したがって、ＩＣ＝０、すなわち、スイッチング制御トランジスタ４００がオフ状態となってコレクタ電流が０である場合、ＩＣＣ＞ＩＭＩＴとなってＭＩＴ素子でＭＩＴが発生して大電流が流れ、ＩＣ＝一定の値、すなわち、スイッチング制御トランジスタ４００がオン状態となってコレクタ電流が流れる場合には、ＩＣＣ−ＩＣ＜ＩＭＩＴとなってＭＩＴ素子１００でＭＩＴが発生せず、ＭＩＴ素子への大電流のフローが遮断される。それによって、電流駆動素子５００の大電流のフローが遮断される。]
[0055] 結局、ＭＩＴ素子１００のオン／オフ制御、すなわち、ＭＩＴ発生及びＭＩＴ消去は、スイッチング制御トランジスタ４００のオン／オフ制御を通じて行われるが、かかるスイッチング制御トランジスタ４００のオン／オフ制御は、ベース端子に入力されるパルス電圧を通じて行われる。すなわち、高い電圧部分が印加されれば、スイッチング制御トランジスタ４００はターンオンされ、低い電圧部分が印加されれば、スイッチング制御トランジスタ４００はターンオフされる。]
[0056] 一方、本実施形態に使われるＭＩＴ−ＴＲ複合素子１０００は、ＭＩＴ素子１００の自体発熱を防止するために、発熱防止トランジスタ２００を備える。したがって、ＭＩＴ素子１００は、発熱なしにスイッチング作用を円滑に行える。例えば、従来の半導体トランジスタの場合、発熱問題により、約２０ないし１５０ｋＨｚでスイッチング素子として使われたが、本実施形態のＭＩＴ−ＴＲ複合素子１０００に備えられたＭＩＴ素子は、１ＭＨｚ以上でもスイッチングが可能であるので、商用スイッチとして有用に使用できる。一方、ＭＩＴ素子の発熱がはなはだしくない場合には、ＭＩＴ−ＴＲ複合素子１０００の代わりに、発熱防止トランジスタ２００なしにＭＩＴ素子１００単独でも使われる。]
[0057] 図６は、本発明の他の実施形態によるＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタを備える大電流制御回路についての回路図である。] 図６
[0058] 図６を参照すれば、本実施形態の大電流制御回路は、図６の大電流制御回路と類似しているが、スイッチング制御トランジスタ４００ａに共通のエミッタ構造で連結されたＮＰＮ型バイポーラトランジスタを利用するという相異点を有する。それによって、かかる共通のエミッタ構造のＮＰＮ型バイポーラトランジスタ４００ａは、エミッタ電極に電流駆動素子５００及びＭＩＴ−ＴＲ複合素子１０００が連結され、コレクタ電極に所定の電圧Ｖｃｃを印加する電源が連結され、ベース電極にスイッチング制御のためのパルス印加電源が連結される。一方、ベース電極とパルス印加電源との間には、トランジスタ抵抗素子Ｒ３ ４４０が連結される。] 図６
[0059] 前記のような回路の連結関係をもって、本実施形態の大電流制御回路は、次のように動作する。]
[0060] 本実施形態の大電流制御回路は、ＭＩＴ−ＴＲ複合素子１０００内のＭＩＴ素子１００にＭＩＴが発生しないほど小さい電流Ｉｃｃ、すなわち、臨界電流より小さい電流（Ｉｃｃ＜ＩＭＩＴ）を流した状態で、スイッチング制御トランジスタ４００ａのエミッタ電極に所定の電流ＩＥを流すことによって、ＭＩＴ素子１００でＭＩＴを発生させる。換言すれば、エミッタ電流ＩＥ＝０、すなわち、スイッチング制御トランジスタ４００ａがオフ状態となって、エミッタ電流が０である場合には、ＩＭＩＴ＞Ｉｃｃとなって、ＭＩＴ素子１００でＭＩＴが発生せず、ＭＩＴ素子への大電流のフローが遮断される。一方、ＩＥ＝一定の値、すなわち、スイッチング制御トランジスタ４００ａがオン状態となって、エミッタ電流が流れる場合には、ＩＭＩＴ≦Ｉｃｃ＋ＩＥとなって、ＭＩＴ素子でＭＩＴが発生して大電流が流れる。]
[0061] 結局、図５における大電流制御回路とは逆に作用する。すなわち、スイッチング制御トランジスタ４００ａがターンオンされる時、ＭＩＴ素子に大電流が流れ、ターンオフされる時、ＭＩＴ素子への大電流が遮断される。それによって、電流駆動素子５００の大電流のフローが制御される。] 図５
[0062] 図７は、図５の大電流制御回路において、ＭＩＴ−ＴＲ複合素子及びスイッチング制御トランジスタをワンチップ形態に集積した大電流制御用の集積素子についての断面図である。] 図５ 図７
[0063] 図７を参照すれば、図５の大電流制御回路は、ＭＩＴ−ＴＲ複合素子１０００及びスイッチング制御トランジスタ４００が一つの基板１１０上に集積して、ワンチップ形態に製作できる。以下、ＭＩＴ−ＴＲ複合素子１０００及びスイッチング制御トランジスタ４００がワンチップ形態に集積された素子を‘大電流制御回路用の集積素子’という。] 図５ 図７
[0064] 大電流制御回路用の集積素子は、基板１１０上に共に形成されたＭＩＴ素子１００、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００を備える。ＭＩＴ素子１００は、絶縁膜１４０上にＭＩＴ薄膜１２０、及びＭＩＴ薄膜１２０にコンタクトする二つのＭＩＴ電極１３０ａ，１３０ｂを備える。]
[0065] 発熱防止トランジスタ２００は、基板１１０の上部領域に形成された活性領域、例えば、ベース領域２１０、エミッタ領域２２０及びコレクタ領域２３０、各領域にコンタクトするベース電極２１５、エミッタ電極２２５及びコレクタ電極２３５を備える。基板１１０上には、絶縁膜１４０が形成されているが、各電極２１５，２２５，２３５は、該活性領域に絶縁膜１４０を貫通してコンタクトする。]
[0066] 一方、スイッチング制御トランジスタ４００は、発熱防止トランジスタ２００と同様に、活性領域４１０，４２０，４３０、該活性領域にコンタクトするベース電極４１５、エミッタ電極４２５及びコレクタ電極４３５を備える。]
[0067] 一方、このように、大電流制御回路用の集積素子は、各電極間が互いに連結されている。すなわち、ＭＩＴ素子１００の第１ＭＩＴ電極１３０ｂは、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００のコレクタ電極２３５，４３５に連結され、ＭＩＴ素子１００の第２ＭＩＴ電極１３０ａは、発熱防止トランジスタ２００のベース電極２１５に連結される。また、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００のエミッタ電極２２５，４２５は、グラウンドに連結される。一方、かかる大電流制御回路用の集積素子が大電流制御のために使われる時、ＭＩＴ素子１００の第１ＭＩＴ電極１３０ｂに電流駆動素子が連結され、スイッチング制御トランジスタ４００のベース電極にパルス印加電源が連結される。]
[0068] 本図面上、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００が左右方向に配置される構造で形成されたが、活性領域の形成及び電極連結関係を考慮する時、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００は、各活性領域が互いに平行に前後方向（紙面に入る方向）に形成されることが望ましい。しかし、基板上のＭＩＴ素子１００、発熱防止トランジスタ２００及びスイッチング制御トランジスタ４００の位置は、これに限定されないことはいうまでもない。一方、ＭＩＴ−ＴＲ複合素子１０００に連結されるＭＩＴ抵抗素子３００や、スイッチング制御トランジスタ４００のトランジスタ抵抗素子４４０も、一つの基板上に共に形成されることはいうまでもない。]
[0069] 本実施形態の大電流制御回路は、図７に示したように、各素子が集積された小型のワンチップ形態に製作されてパッケージ化されることで、大電流を制御しようとする電流駆動素子に簡便に連結されて利用できる。かかる大電流制御回路は、発熱を効果的に防止しつつ大電流を制御でき、また、放熱板が不要であるので、小サイズで大電流制御回路をワンチップ形態に容易に具現できる。] 図７
[0070] 図８Ａ及び図８Ｂは、図５の回路図において、スイッチング制御トランジスタのベース電極に１ｋＨｚ及び３００ｋＨｚ周波数のパルスを入力して測定した実験データのグラフである。ここで、実験に利用されたＭＩＴ素子は、ＶＯ２薄膜の厚さが１００ｎｍ、電極の幅が３μｍ、電極の長さが５μｍであるサイズを有するが、かかるＭＩＴ素子のレイアウトは、グラフの左側の上部側に挿入されている。一方、図８Ａは、スイッチング制御トランジスタの入力周波数が１ｋＨｚである場合であり、図８Ｂは、入力周波数が３００ｋＨｚである場合である。] 図５ 図８Ａ 図８Ｂ
[0071] 図８Ａ及び図８Ｂを参照すれば、ＭＩＴ素子でＭＩＴが発生した金属状態で、電流は７．４ｍＡであり、電流密度はＪ≒２．４７×１０６Ａ／ｃｍ２である。一方、図５の回路図において、入力抵抗素子Ｒ１＝３００Ω、ＭＩＴ抵抗素子Ｒ２＝１ｋΩ、トランジスタ抵抗素子Ｒ３＝１０ｋΩが使用され、スイッチング制御トランジスタのベース入力は、グラフで太い実線であり、出力は、細い実線である。] 図５ 図８Ａ 図８Ｂ
[0072] ＶＯ２基盤のＭＩＴ素子の場合、温度が７０℃を超えれば、スイッチングが誤作動または不可能になるが、図示したように、成功的なスイッチング動作が行われていることが分かる。これは、ＭＩＴ素子の温度が７０℃以下を維持しているということを意味する。すなわち、発熱防止トランジスタにより、ＭＩＴ素子の自体発熱が防止されて、ＭＩＴ素子が７０℃以下を維持しつつ、円滑にスイッチング動作を行っていることを確認できる。]
[0073] 結局、本発明の大電流制御回路は、半導体トランジスタより構造がはるかに簡単なＭＩＴ素子を利用して、より小さい発熱を有しつつ、大きい電流（電流密度Ｊ≒２．４７×１０６Ａ／ｃｍ２）を円滑にスイッチングできる。一方、一般的なスイッチング素子は、２０ないし１５０ｋＨｚで使われるのに対して、本発明のＭＩＴ素子を利用した大電流制御回路は、１ＭＨｚ以上でも大電流スイッチングが可能である。したがって、本発明のＭＩＴスイッチは、１ＭＨｚ以上の高周波スイッチングが可能であるので、商用スイッチとして有用に利用される。]
[0074] かかる本発明の大電流制御回路は、携帯電話、ノート型コンピュータ、スイッチングパワーサプライ及びモーター制御コントローラを備える電流制御が要求されるあらゆる電気電子システムに有用に利用される。]
[0075] 図９は、本発明のさらに他の実施形態によるＭＩＴ−ＴＲ複合素子を利用して、リチウムイオン電池の爆発を防止するための回路図である。] 図９
[0076] 図９を参照すれば、本実施形態の回路図は、ＭＩＴ−ＴＲ複合素子１０００、リチウムイオン電池６００、電流駆動システム５００ａ及び電流遮断用のＭＩＴ素子Ｍ２ ７００を備える。このように構成された回路は、図５と比較すれば、電源をリチウムイオン電池６００に、電流駆動素子を電流駆動システム５００ａに代替し、リチウムイオン電池６００と電流駆動システム５００ａとの間に電流遮断用のＭＩＴ素子Ｍ２ ７００が直列に連結されているという点で差がある。ここで、抵抗素子Ｒ ３００ａは、図５のＭＩＴ抵抗素子に該当する。一方、本実施形態において、リチウムイオン電池６００を例として挙げているが、他の２次電池も利用されることはいうまでもない。] 図５ 図９
[0077] ここで、電流遮断用のＭＩＴ素子Ｍ２ ７００は、４Ｖ以下の電圧で転移電圧を有する素子である。したがって、かかる電流遮断用のＭＩＴ素子７００は、４Ｖ以上の電圧が印加されれば、ＭＩＴを通じて金属状態に維持されて大電流が流れる導線のような作用を行う。]
[0078] 一方、ＭＩＴ−ＴＲ複合素子１０００内に含まれたＭＩＴ素子Ｍ１ １００は、所定の臨界温度でＭＩＴを発生させる。したがって、ＭＩＴ−ＴＲ複合素子１０００は、転移温度の代わりに、臨界温度によってＭＩＴ素子Ｍ１ １００がＭＩＴを発生させるという点を除いては、図４Ａで説明したような機能を行う。例えば、ＭＩＴ−ＴＲ複合素子１０００は、周辺温度、すなわち、リチウムイオン電池または導線などが臨界温度以上に上昇する時、ＭＩＴ素子Ｍ１ １００がＭＩＴを発生させて電流をバイパスさせることによって、イオン電池などを保護する。一方、ＭＩＴ−ＴＲ複合素子１０００内の発熱制御トランジスタ２００は、依然としてＭＩＴ素子Ｍ１ １００の自体発熱を防止する。] 図４Ａ
[0079] かかる構成をもって、本実施形態の回路は、次のように機能を行う。リチウムイオン電池６００の完全充電時、リチウムイオン電池６００は、４Ｖの電圧を有し、かかる完全充電されたリチウムイオン電池６００とシステムとの間に直列に連結された電流遮断用のＭＩＴ素子Ｍ２ ７００は、ＭＩＴを通じて金属状態として導線のように使われる。一方、ある外部変化により周辺温度や導線の温度がＭＩＴ素子Ｍ１ １００の臨界温度、例えば、７０℃を超えれば、複合素子内にあるＭＩＴ素子Ｍ１ １００が動作して、電池にある電荷を突然に放電させて電池の爆発をあらかじめ予防する。これと共に、電池の電圧が低下して、電流遮断用のＭＩＴ素子Ｍ２ ７００も絶縁体に復帰して、電流駆動素子５００ａへの電流供給を遮断する。]
[0080] 図１０は、図９で導線として使われた電流遮断用のＭＩＴ素子Ｍ２をＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子に代替した回路図である。] 図１０ 図９
[0081] 図１０を参照すれば、本実施形態の回路図は、図９Ａでの電流遮断用のＭＩＴ素子Ｍ２ ７００の代わりに、ＰＴＣ素子８００を使用するが、機能は図９でも類似している。すなわち、ある外部変化により周辺温度や導線の温度がＭＩＴ素子Ｍ１ １００の臨界温度、例えば、７０℃を超えれば、複合素子内にあるＭＩＴ素子Ｍ１ １００が動作して、電池にある電荷を突然に放電させて電池の爆発をあらかじめ予防する。一方、ＰＣＴ素子８００は、周辺温度の上昇時に抵抗が増加して、電流駆動素子５００ａへの電流供給を遮断する。] 図１０ 図９ 図９Ａ
[0082] 以上、本発明を図面に示した実施形態を参考にして説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。]
[0083] 本発明は、金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子に係り、特にトランジスタに大電流を流す時に大きい発熱が発生することに対して、ＭＩＴ素子を利用して小さい発熱で大電流を制御できる回路に関する。本発明のＭＩＴ素子を備えた大電流制御回路、その大電流制御回路を備えるシステムは、発熱を効果的に防止しつつ大電流を制御できる。また、放熱板が不要であるので、小サイズで大電流制御回路を具現できる。]

权利要求:

請求項1
電流駆動素子に連結され、所定の転移電圧で不連続の金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）を受けるＭＩＴ素子と、前記電流駆動素子と前記ＭＩＴ素子との間に連結されて、前記ＭＩＴ素子のオン／オフスイッチングを制御するスイッチング制御トランジスタと、を備え、前記電流駆動素子に入力または出力される大電流をスイッチングするＭＩＴ素子を備えた大電流制御回路。
請求項2
前記ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによってＭＩＴ−ＴＲ複合素子を構成し、前記発熱防止トランジスタは、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタであることを特徴とする請求項１に記載のＭＩＴ素子を備えた大電流制御回路。
請求項3
前記発熱防止トランジスタは、バイポーラトランジスタであり、前記ＭＩＴ素子の第１電極は、前記バイポーラトランジスタのコレクタ電極に、前記ＭＩＴ素子の第２電極は、前記バイポーラトランジスタのベース電極に、また、前記バイポーラトランジスタのエミッタ電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記バイポーラトランジスタのコレクタ電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記バイポーラトランジスタのベース電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結されることを特徴とする請求項２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項4
前記発熱防止トランジスタは、ＭＯＳトランジスタであり、前記ＭＩＴ素子の第１電極は、前記ＭＯＳトランジスタのドレイン電極に、前記ＭＩＴ素子の第２電極は、前記ＭＯＳトランジスタのゲート電極に、また、前記ＭＯＳトランジスタのソース電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記ＭＯＳトランジスタのドレイン電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記ＭＯＳトランジスタのゲート電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結されることを特徴とする請求項２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項5
前記スイッチング制御トランジスタは、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタであることを特徴とする請求項２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項6
前記スイッチング制御トランジスタは、ＮＰＮ型バイポーラトランジスタであり、前記ＮＰＮ型バイポーラトランジスタは、コレクタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のコレクタ構造で連結されるか、またはエミッタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のエミッタ構造で連結されることを特徴とする請求項５に記載のＭＩＴ素子を備えた大電流制御回路。
請求項7
前記ＮＰＮ型バイポーラトランジスタが共通のコレクタ構造で連結された場合、前記ＮＰＮ型バイポーラトランジスタのエミッタ電極は、グラウンドに連結され、前記ベース電極には、前記スイッチング制御のためのパルス印加電源が連結されることを特徴とする請求項６に記載のＭＩＴ素子を備えた大電流制御回路。
請求項8
前記ＮＰＮ型バイポーラトランジスタが共通のエミッタ構造で連結された場合、前記ＮＰＮ型バイポーラトランジスタのコレクタ電極は、所定の電圧の電圧源に連結され、前記ベース電極には、前記スイッチング制御のためのパルス印加電源が連結されることを特徴とする請求項６に記載のＭＩＴ素子を備えた大電流制御回路。
請求項9
前記ベース電極とパルス印加電源との間には、所定の抵抗値を有する抵抗素子が連結されたことを特徴とする請求項７に記載のＭＩＴ素子を備えた大電流制御回路。
請求項10
前記発熱防止トランジスタは、バイポーラトランジスタであり、前記ＭＩＴ素子の第１電極は、前記バイポーラトランジスタのコレクタ電極に、前記ＭＩＴ素子の第２電極は、前記バイポーラトランジスタのベース電極に、また、前記バイポーラトランジスタのエミッタ電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記バイポーラトランジスタのコレクタ電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記バイポーラトランジスタのベース電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結され、前記スイッチング制御トランジスタは、ＮＰＮ型バイポーラトランジスタであり、前記ＮＰＮ型バイポーラトランジスタは、コレクタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のコレクタ構造で連結されるか、またはエミッタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のエミッタ構造で連結されることを特徴とする請求項２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項11
前記発熱防止トランジスタは、ＭＯＳトランジスタであり、前記ＭＩＴ素子の第１電極は、前記ＭＯＳトランジスタのドレイン電極に、前記ＭＩＴ素子の第２電極は、前記ＭＯＳトランジスタのゲート電極に、また、前記ＭＯＳトランジスタのソース電極は、グラウンドに連結され、前記ＭＩＴ素子の第１電極及び前記ＭＯＳトランジスタのドレイン電極は、前記電流駆動素子及び前記スイッチング制御トランジスタに連結され、前記ＭＩＴ素子の第２電極及び前記ＭＯＳトランジスタのゲート電極は、前記ＭＩＴ素子の保護のためのＭＩＴ抵抗素子を通じてグラウンドに連結され、前記スイッチング制御トランジスタは、ＮＰＮ型バイポーラトランジスタであり、前記ＮＰＮ型バイポーラトランジスタは、コレクタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のコレクタ構造で連結されるか、またはエミッタ電極が前記電流駆動素子と前記ＭＩＴ−ＴＲ複合素子との間に連結される共通のエミッタ構造で連結されることを特徴とする請求項２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項12
前記ＭＩＴ素子は、温度、圧力、電圧及び電磁波を含む物理的特性変化により、前記ＭＩＴを発生させるＭＩＴ薄膜を備えることを特徴とする請求項１に記載のＭＩＴ素子を備えた大電流制御回路。
請求項13
前記ＭＩＴ薄膜は、二酸化バナジウム（ＶＯ２）で形成されることを特徴とする請求項１２に記載のＭＩＴ素子を備えた大電流制御回路。
請求項14
前記ＭＩＴ−ＴＲ複合素子及び前記スイッチング制御トランジスタが一つのチップとして集積されてパッケージ化されたことを特徴とする請求項１に記載のＭＩＴ素子を備えた大電流制御回路。
請求項15
ＭＩＴ素子、前記ＭＩＴ素子に連結された発熱防止トランジスタ、及び前記ＭＩＴ素子と前記発熱防止トランジスタとの間に連結されたスイッチング制御トランジスタを備えた大電流制御回路を一つの単位回路として、前記単位回路が複数集合的にあるいはアレイ構造で配列されて形成された大電流制御回路システム。
請求項16
請求項１に記載の大電流制御回路を備える電気電子システム。
請求項17
前記ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによってＭＩＴ−ＴＲ複合素子を構成し、前記電気電子システムは、電流駆動システムと、前記電流駆動システムに電源を供給する２次電池と、前記電流駆動システムと前記２次電池との間に直列に連結され、転移電圧でＭＩＴが発生する第１ＭＩＴ素子と、前記２次電池に並列に連結される前記ＭＩＴ−ＴＲ複合素子と、を備えることを特徴とする請求項１６に記載の電気電子システム。
請求項18
前記２次電池は、リチウムイオン電池であり、前記ＭＩＴ素子は、臨界温度以上でＭＩＴを発生させ、前記ＭＩＴ−ＴＲ複合素子は、前記リチウムイオン電池が前記臨界温度以上に上昇する時、電荷を放電して、前記リチウムイオン電池の爆発を防止することを特徴とする請求項１７に記載の電気電子システム。
請求項19
前記ＭＩＴ−ＴＲ複合素子は、前記ＭＩＴ素子を保護するＭＩＴ抵抗素子を備え、前記発熱防止トランジスタは、ＮＰＮ型及びＰＮＰ型のうちいずれか一つであるバイポーラトランジスタであるか、またはＰ−ＭＯＳ、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つであるＭＯＳトランジスタであることを特徴とする請求項１８に記載の電気電子システム。
請求項20
前記発熱防止トランジスタは、バイポーラトランジスタであり、前記第２ＭＩＴ素子の第１電極は、前記バイポーラトランジスタのコレクタ電極に、前記第２ＭＩＴ素子の第２電極は、前記バイポーラトランジスタのベース電極に、また、前記バイポーラトランジスタのエミッタ電極は、グラウンドに連結され、前記第２ＭＩＴ素子の第１電極及び前記バイポーラトランジスタのコレクタ電極は、前記２次電池及び前記第１ＭＩＴ素子に連結され、前記第２ＭＩＴ素子の第２電極及び前記バイポーラトランジスタのベース電極は、前記ＭＩＴ抵抗素子を通じてグラウンドに連結されることを特徴とする請求項１９に記載の電気電子システム。
請求項21
前記ＭＩＴ素子は、発熱防止のための発熱防止トランジスタが連結されることによってＭＩＴ−ＴＲ複合素子を構成し、前記電気電子システムは、電流駆動システムと、前記電流駆動システムに電源を供給する２次電池と、前記電流駆動システムと前記２次電池との間に直列に連結されて、前記電気電子システムへの過電流を遮断するＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子と、前記２次電池に並列に連結されるＭＩＴ−ＴＲ複合素子と、を備えることを特徴とする請求項１６に記載の電気電子システム。
請求項22
前記ＭＩＴ素子は、臨界温度以上でＭＩＴを発生させ、前記ＰＴＣ素子は、前記臨界温度で電流を遮断し、前記２次電池が前記臨界温度以上に上昇する時、前記ＰＴＣ素子が前記電流駆動システムへの電流供給を遮断し、前記ＭＩＴ−ＴＲ複合素子が前記２次電池の電荷を放電することによって、前記２次電池の爆発を防止することを特徴とする請求項２１に記載の電気電子システム。
請求項23
前記電気電子システムは、携帯電話、ノート型コンピュータ、スイッチングパワーサプライ及びモーター制御コントローラを含む電流制御が要求されるシステムであることを特徴とする請求項１６に記載の電気電子システム。